 CPU源代碼分析與芯片設計及Linux移植培訓班 |
| 入學要求 |
|
學員學習本課程應具備下列基礎知識：
◆ 電路系統(tǒng)的基本概念。 |
|
班級規(guī)模及環(huán)境 |
|
為了保證培訓效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限3到5人，多余人員安排到下一期進行。 |
|
上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈
近開課時間(周末班/連續(xù)班/晚班）：CPU源代碼分析培訓班：2025年11月17日..合作共贏....實用實戰(zhàn)....用心服務..........--即將開課--........................ |
|
學時 |
◆課時： 共5天,30學時
◆外地學員：代理安排食宿（需提前預定）
☆注重質(zhì)量
☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年，曙海提供的課程得到本行業(yè)的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
新優(yōu)惠 |
|
◆團體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠 。注意：在讀學生憑學生證，即使一個人也優(yōu)惠500元。 |
|
質(zhì)量保障 |
|
1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結(jié)束后,培訓老師留給學員手機和Email,免費提供半年的技術(shù)支持，充分保證培訓后出效果；
3、培訓合格學員可享受免費推薦就業(yè)機會。 。專注高端培訓13年，曙海提供的證書得到本行業(yè)的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。 |
CPU源代碼分析與芯片設計及Linux移植
|
第1章 CPU構(gòu)架概述
?
1.1 計算機體系結(jié)構(gòu)概述
?
1.2 標量流水線技術(shù)
?
1.3 超標量構(gòu)架
?
1.4 超長指令構(gòu)架
?
1.5 處理器介紹
第2章 OR1200構(gòu)架
2.1 OpenRISC概述
2.2 OR1200構(gòu)架
2.3 OR1200核心寄存器
2.4 OR1200的IO接口說明
2.5 OR1200核心硬件配置
第3章 Wishbone片上總線
3.1 概述
3.2 基本特點
3.3 接口信號定義
3.4 Wishbone支持的互聯(lián)類型
3.5 Wishbone總線周期
3.6 Wishbone寄存反饋總線周期
3.7 Wishbone規(guī)范對IP文檔的要求
3.8 Wishbone從設備接口示例
3.9 Wishbone對RAM/ROM的支持
3.10 Wishbone點到點連接示例
3.11 Wishbone共享總線連接示例
3.12 地址譯碼
3.13 仲裁器的設計
3.14 小結(jié)
第4章 CPU/DSP核心
4.1 CPU/DSP核心
4.2 IF級
4.3 ID級
4.4 EX級
4.5 系統(tǒng)控制模塊
4.6 MA級（lsu模塊）
4.7 WB級
第5章 OpenRISC存儲系統(tǒng)
5.1 概述
5.2 OpenRISC的高速緩存
5.3 OpenRISC的虛擬存儲系統(tǒng)源碼分析
5.4 OpenRISC高速緩存的源碼分析
5.5 片上存儲器QMEM
第6章 OpenRISC的主要外設
6.1 概述
6.2 寫緩沖模塊OR1200_sb
6.3 總線接口單元模塊OR1200_wb_biu
6.4 計時器模塊OR1200_tt
6.5 可編程中斷控制器模塊OR1200_pic
6.6 電源管理模塊OR1200_pm
第7章 OpenRISC調(diào)試接口
7.1 OR1200的調(diào)試功能概述
7.2 調(diào)試單元OR1200_du模塊
7.3 JTAG開發(fā)接口模塊
7.4 小結(jié)
第8章 編譯器移植
8.1 編譯過程簡介
8.2 GNU開發(fā)工具鏈
8.3 RTL語言
8.4 OR32平臺GCC編譯器移植
8.5 OR32平臺binutils的移植
8.6 OR32工具鏈的編譯安裝
第9章 Linux平臺移植
9.1 編寫OR32復位例外
9.2 內(nèi)核啟動（函數(shù)start_kernel）
9.3 內(nèi)核啟動時建立平臺（函數(shù)setup_arch）
9.4 例外處理
9.5 運行時用到的底層接口
9.6 Linux移植
第10章 OpenRISC參考設計與FPGA移植
?
10.1 OpenRISC的功能驗證
?
10.2 ORP_SOC的FPGA移植
?
10.3 FPGA開發(fā)板的設計與使用
第11章 開放源代碼以太網(wǎng)MAC控制器IP
?
11.1 開放源代碼以太網(wǎng)媒體訪問控制器IP
?
11.2 以太網(wǎng)MAC控制器IP頂層模塊
?
11.3 MII接口模塊
?
11.4 以太網(wǎng)數(shù)據(jù)發(fā)送模塊
?
11.5 以太網(wǎng)數(shù)據(jù)接收模塊
?
11.6 以太網(wǎng)MAC控制模塊
?
11.7 以太網(wǎng)MAC狀態(tài)模塊
?
11.8 以太網(wǎng)MAC寄存器模塊
?
11.9 以太網(wǎng)MAC Wishbone接口模塊
?
11.10 小結(jié)
第12章 USB設備功能模塊
12.1 USB 2.0包標識符及傳輸控制概述
12.2 USB IP核的整體結(jié)構(gòu)
12.3 寄存器文件模塊usbf_rf
12.4 Wishbone接口模塊usbf_wb
12.5 內(nèi)存緩沖區(qū)仲裁器
12.5 模塊usbf_mem_arb
12.6 協(xié)議層模塊
12.7 UTMI接口模塊
第13章 全定制芯片設計方法
13.1 集成電路設計概述
13.2 芯片設計流程
13.3 DC工具綜合
13.4 PrimeTime靜態(tài)時序分析
13.5 可測性設計
13.6 自動布局布線
13.7 版圖的物理驗證 |
首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業(yè)