久久久影院免费_波多野结衣一区_亚洲国产一区二区在线观看 _日韩中文欧美

1. 利用系統生成器（System Generator）實現的DSP設計培訓
   ? 利用系統生成器（System Generator）實現的DSP設計培訓
   課程對象
   對 DSP 設計培訓感興趣、正在利用 MathWorks MATLAB? 和 Simulink? 軟件實現 DSP 算法以及希望使用 Xilinx System Generator for DSP 設計的系統工程師、系統設計者、邏輯設計者與有經驗的硬件工程師
2. 課程概要
   1
   系統生成器簡介
   Simulink 軟件基礎
   實驗1：利用 Simulink 軟件
   Basic Xilinx Design Capture
   實驗2：利用 Xilinx 系統生成器著手設計
   Signal Routing
   實驗3：信號路由
   實現系統控制
   實驗4：實現系統控制
   2
   多速率系統
   實驗5：設計基于 MAC 的 FIR
   Filter Design
   實驗6：利用 FIR 編譯器模塊設計 FIR 濾波器
   System Generator、 Vivado Design Suite、項目導航器和 XPS 集成
   實驗 7:?System Generator 和 Vivado IDE 集成
   Kintex-7 FPGA DSP 平臺
   實驗 8a:?System Generator 和 Vivado HLS 工具集成
   實驗 8b:?AXI-4 Lite 接口綜合
8. 
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
   ?
9. 
   ?
   ?
   ?
   ?
14. 
    ? ?
16. 
    
23. 
    ?
24. 
    ?
    ?
25. 
    ?
    ?
26. 
    ? ?
    
    
    
    
    

"