国产精品99久久久久,亚洲综合精品,日韩成人av在线播放

華為，中科院，上海貝爾，中興，Xilinx,Intel英特爾,TI德州儀器，NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微軟，飛思卡爾，等大型公司高級工程師，項(xiàng)目經(jīng)理，技術(shù)支持專家，曙海培訓(xùn)資深講師。

大多名牌大學(xué)，碩士以上學(xué)歷，相關(guān)技術(shù)專業(yè)，有豐富的理論素養(yǎng)，十多年實(shí)際項(xiàng)目經(jīng)歷，開發(fā)過多個大型項(xiàng)目，熱情，樂于技術(shù)分享。針對客戶實(shí)際需求，案例教學(xué)，邊講邊練，互動式溝通，學(xué)有所獲。

★ 更多專家講師，請點(diǎn)擊此處查看。

曙海特色

曙海-IT高端培訓(xùn)的領(lǐng)導(dǎo)品牌，一站式軟硬件技術(shù)服務(wù)平臺。

包教包會，免費(fèi)重修！線上、線下培訓(xùn)，公開課，上門內(nèi)訓(xùn)，技術(shù)咨詢，承接項(xiàng)目，專家外包。特殊技術(shù)訂制培訓(xùn)&咨詢，按實(shí)際需求服務(wù)，時(shí)間靈活--工作日、周末、晚班，萬名專家，精確匹配服務(wù)，地點(diǎn)靈活--全國連鎖，人數(shù)靈活--小班教學(xué)，豐富專家資源，顧問式咨詢服務(wù)。

★ 更多培訓(xùn)特色介紹，請點(diǎn)擊此處查看。

公益培訓(xùn)通知與資料下載

新公益培訓(xùn)活動通知

學(xué)習(xí)資料下載中心

企業(yè)招聘與人才推薦(免費(fèi))

合作企業(yè)新人才需求公告
◆招人、應(yīng)聘、人才合作，請把需求發(fā)到officeoffice@126.com或訪問曙海旗下網(wǎng)站--- 電子人才網(wǎng)： www.morning-sea.com.cn

合作伙伴與授權(quán)機(jī)構(gòu)

現(xiàn)代化的多媒體教室

曙海招聘啟示

新招聘信息（2025年12月15日..以質(zhì)量求發(fā)展....合作共贏....實(shí)用實(shí)戰(zhàn)....用心服務(wù)..........--即將開課--........................(歡迎您垂詢，視教育質(zhì)量為生命！)）

機(jī)器視覺培訓(xùn)

　　培訓(xùn)班新動態(tài) 　

PCB Layout 硬件設(shè)計(jì)高級工程師培訓(xùn)班

課程目標(biāo) PCB Layout 硬件設(shè)計(jì)高級工程師培訓(xùn)班

高速嵌入式硬件設(shè)計(jì)培訓(xùn)課程為您講解高速、高密度嵌入式系統(tǒng)硬件設(shè)計(jì)技術(shù)。課程采取理論講解和實(shí)際設(shè)計(jì)演示相結(jié)合的方式，完成從元器件選擇、電路圖設(shè)計(jì)到PCB設(shè)計(jì)調(diào)試的全過程。廣大工程師通過此培訓(xùn)可以掌握先進(jìn)的高速嵌入式系統(tǒng)硬件設(shè)計(jì)技術(shù)，能夠完成高速嵌入式系統(tǒng)PCB及相關(guān)硬件的設(shè)計(jì)、調(diào)試任務(wù)。

培養(yǎng)對象

對電路原理知識有一定了解，有過單片機(jī)或相關(guān)電路設(shè)計(jì)經(jīng)驗(yàn)的工程師。

班級規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576/13918613812( 微信同號)

堅(jiān)持小班授課，為保證培訓(xùn)效果，增加互動環(huán)節(jié)，每期人數(shù)限3到5人。

上課時(shí)間和地點(diǎn)

上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院【北京分部】：北京中山/福鑫大樓【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路）【成都分部】：領(lǐng)館區(qū)1號（中和大道）【沈陽分部】：沈陽理工大學(xué)/六宅臻品【鄭州分部】：鄭州大學(xué)/錦華大廈【石家莊分部】：河北科技大學(xué)/瑞景大廈【廣州分部】：廣糧大廈【西安分部】：協(xié)同大廈
近開課時(shí)間(周末班/連續(xù)班/晚班）：PCB LAYOUT開班時(shí)間：2025年12月15日..以質(zhì)量求發(fā)展....合作共贏....實(shí)用實(shí)戰(zhàn)....用心服務(wù)..........--即將開課--........................(歡迎您垂詢，視教育質(zhì)量為生命！)

學(xué)時(shí)和費(fèi)用

        ◆學(xué)時(shí)：請咨詢在線客服

        ☆注重質(zhì)量
        ☆邊講邊練
        ☆合格學(xué)員免費(fèi)推薦工作



        專注高端培訓(xùn)17年，曙海提供的課程得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
        得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。

        ★實(shí)驗(yàn)設(shè)備請點(diǎn)擊這兒查看★

質(zhì)量保障

        1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
        2、課程完成后,授課老師留給學(xué)員手機(jī)和Email,保障培訓(xùn)效果,免費(fèi)提供半年的技術(shù)支持。
        3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。

課程進(jìn)度安排--PCB Layout 硬件設(shè)計(jì)高級工程師培訓(xùn)班

時(shí)間

課程大綱

第一階段 板級架構(gòu)和電路圖設(shè)計(jì)

1. 板級架構(gòu)和電路圖設(shè)計(jì)
【內(nèi)容】學(xué)習(xí)常見處理器和配套器件使用方法。以DSP6000高速、高密度板為例介紹系統(tǒng)構(gòu)建所需的全部芯片，包括DSP6000主芯片,48LC2m32B2存儲器，F(xiàn)LASH，SDRAM,開關(guān)電源，時(shí)鐘分配電路，連接邏輯等
【目標(biāo)】通過學(xué)習(xí)掌握嵌入式系統(tǒng)電路圖設(shè)計(jì)，熟練使用常見的嵌入式處理器，并且達(dá)到能夠從板級架構(gòu)考慮設(shè)計(jì)取舍的水平，在設(shè)計(jì)上學(xué)會考慮測試相關(guān)的問題，做到design for test
      1.1. 嵌入式處理器
      1.2. SDRAM特性和使用原則
      1.3. Flash芯片使用技巧
      1.4. 高速數(shù)字邏輯電路特性
      1.5. 總線信號
      1.6. 48LC2m32B2芯片
      1.7. 電源，時(shí)鐘和復(fù)位電路
      1.8. 其他外部設(shè)備
      1.9. 借助工具仿真調(diào)試

第二階段 嵌入式系統(tǒng)PCB設(shè)計(jì)

2. 嵌入式系統(tǒng)PCB設(shè)計(jì)
【內(nèi)容】學(xué)習(xí)嵌入式系統(tǒng)所需的高速電路設(shè)計(jì)技巧。包括高密度封裝的設(shè)計(jì)要點(diǎn)，高速信號設(shè)計(jì)原則，電源設(shè)計(jì)，特殊信號設(shè)計(jì)，以及散熱和可制造性的設(shè)計(jì)
【目標(biāo)】通過學(xué)習(xí)掌握嵌入式系統(tǒng)所要求的電路板設(shè)計(jì)技術(shù)，熟練掌握初步的高速電路設(shè)計(jì)技巧，能夠設(shè)計(jì)穩(wěn)定可靠的高速嵌入式系統(tǒng)，并且可以定位和排除常見的硬件問題。
      2.1. 關(guān)于BGA封裝要考慮的問題
      2.2. 設(shè)計(jì)電源和地平面
      2.3. 設(shè)計(jì)規(guī)則對信號完整性的影響
      2.4. 退耦電容
      2.5. 高速信號的布線規(guī)則
      2.9. 軟件工具協(xié)助調(diào)試
      2.10. 設(shè)計(jì)調(diào)試用的信號擴(kuò)展連接器
      2.11. SI、PI設(shè)計(jì)工具調(diào)試

第三階段 電路圖設(shè)計(jì)高級－－電路圖的PSPICE仿真和驗(yàn)證

1. 電路圖設(shè)計(jì)高級－－電路圖的PSPICE仿真和驗(yàn)證
【內(nèi)容】學(xué)習(xí)電路圖高級設(shè)計(jì)中的PSPICE仿真和驗(yàn)證的技巧。包括通過SPICE仿真尋找
佳參數(shù),電路性能仿真，電路參數(shù)計(jì)算，蒙特卡羅分析，F(xiàn)FT分析等
【目標(biāo)】通過學(xué)習(xí)學(xué)習(xí)電路圖高級設(shè)計(jì)中的PSPICE仿真和驗(yàn)證的技巧，熟練使用PSICE工具
進(jìn)行參數(shù)計(jì)算，參數(shù)優(yōu)化，以便提升電路設(shè)計(jì)性能。
      1.1. 通過SPICE仿真尋找佳參數(shù)
      1.2. 電路參數(shù)計(jì)算
      1.3. 蒙特卡羅分析
      1.4. FFT分析
      1.5. 電路性能仿真
      1.6. Time Domain
      1.7. DC SWEEP
      1.8. AC SWEEP
      1.9. 溫度對電路的影響
      1.10. 頻率對電路的影響

第四階段 嵌入式系統(tǒng)PCB設(shè)計(jì)高級－－嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性
設(shè)計(jì)和仿真，怎樣通過仿真提高開發(fā)周期

2. 嵌入式系統(tǒng)PCB設(shè)計(jì)高級－－嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性
設(shè)計(jì)和仿真
【內(nèi)容】學(xué)習(xí)嵌入式系統(tǒng)PCB設(shè)計(jì)的高級技巧。包括嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性設(shè)計(jì)和仿真
【目標(biāo)】通過學(xué)習(xí)掌握高速、高密度嵌入式系統(tǒng)所要求的PCB電路板設(shè)計(jì)高級技巧，熟練掌握嵌入式系統(tǒng)PCB設(shè)計(jì)SDRAM,DDR3時(shí)序控制，SI仿真、控制，PI抑制干擾、EMC、電源完整性設(shè)計(jì)和仿真。
      2.1. SDRAM,DDR3時(shí)序控制
      2.2. PCB抑制干擾
      2.3. PCB EMC設(shè)計(jì)
      2.4. 高速、高密度PCB SI仿真
      2.5. 高速、高密度PCB PI設(shè)計(jì)和仿真
      2.6. 高速、高密度PCB電源完整性
      2.7. 高速、高密度PCB后仿真
      2.8. 怎樣通過仿真提高開發(fā)周期
      2.9. 高速、高密度PCB串?dāng)_差分線解決技巧
      2.10. 高速、高密度PCB串?dāng)_的查找和解決

第五階段高速、高密度dsp6000項(xiàng)目實(shí)戰(zhàn)

【內(nèi)容】通過項(xiàng)目實(shí)戰(zhàn)學(xué)習(xí)高速、高密度dsp6000板子的設(shè)計(jì)，通過實(shí)戰(zhàn)更上一層樓，完整學(xué)習(xí)板子從原理圖設(shè)計(jì)和仿真到PCB設(shè)計(jì)和仿真的全部過程。
【目標(biāo)】項(xiàng)目實(shí)戰(zhàn)學(xué)習(xí)高速、高密度dsp6000/ARM Cortex A8 板子的設(shè)計(jì)，通過實(shí)戰(zhàn)更上一層樓。
      1.1. 高速、高密度dsp6000 原理圖設(shè)計(jì)以及注意的問題
      1.2. 高速、高密度dsp6000 原理圖設(shè)計(jì)技巧詳解
      1.3. 高速、高密度dsp6000 原理圖設(shè)計(jì)PSPICE仿真的問題
      1.4. 高速、高密度dsp6000 原理圖設(shè)計(jì)PSPICE仿真的技巧詳解
      1.5. 高速、高密度dsp6000 PCB設(shè)計(jì)
      1.6. 高速、高密度dsp6000 PCB設(shè)計(jì)PSPICE仿真要注意的問題
      1.7. 高速、高密度dsp6000 PCB設(shè)計(jì)PSPICE仿真技巧詳解路
      1.8. 時(shí)序設(shè)計(jì)
      1.9. 串?dāng)_仿真和解決
      1.10. 設(shè)計(jì)后仿真,保證板子的一次通過率

EMC

.換層打孔

.包地

等等

PCB設(shè)計(jì)中的EMC要求（布局和布線）

.布局要求

.布線要求

PCB設(shè)計(jì)中的模數(shù)混合設(shè)計(jì)

.模擬電源數(shù)字電源處理

.模擬地和數(shù)字地處理.

信號完整性設(shè)計(jì)（SI）

.PCB設(shè)計(jì)中的信號完整性要求