久久久影院免费_波多野结衣一区_亚洲国产一区二区在线观看 _日韩中文欧美

       DSP 設計流程課程提供了您所需的高級工具和專門技術，以開發更先進的低成本DSP 設計。這個中級課程講解了DSP 功能的實現，側重于講授如何使用SystemGenerator for DSP，以及HDL 設計流程，CORE Generator™軟件，設計實現工具，以及基于Modelsim 的HDL 協同驗證與基于Simulink 與JTAG 的軟硬件算法協同驗證，您將親自體驗采用從設計算法概念到硬件驗證，利用Xilinx FPGA 的功能來實現設計的整個過程。

        ?? 具備 VHDL 或Verilog 方面的基礎知識
        ?? 至少具備 6 個月的使用Xilinx 工具和FPGA 的設計經驗
        ?? MATLAB/Simulink 和Xilinx FPGA 的基礎知識
        ?? 數字信號處理理論在如 FIR 濾波器，混頻器以及FFT 變換算法等基本知識

        ?? 如何在設計過程中對算法的時間代價與硬件資源代價進行折衷考慮
        ?? 了解在 Simulink 環境中，算法如何影響FPGA 的硬件資源代價
        ?? 了解三種流程的優、缺點(HDL, CORE Generator, System Generator)
        ?? 用 System Generator 從始至終實現一個設計
        ?? HDL 協同驗證與硬件協同驗證

        實驗1． 用VHDL 創建12 x 8 MAC
        實驗2． 用Xilinx CORE Generator 系統創建 12 x 8 MAC
        實驗3． 用Xilinx System Generator 創建12 x 8 MAC
        實驗4． 設計FIR 濾波器
        實驗5． 采用HDL 協同仿真及硬件協同仿真進行MAC FIR 濾波器驗證
        實驗6． 搭建DSP 控制系統
        實驗7． 設計MAC FIR
        實驗8． 采用PicoBlaze™微控制器進行設計
        實驗9． 創建參數化設計